Discover Great Companies Discover Great Clients
Companies Salaries Jobs
Jobs |
Jobs Companies Salary Majors

博流智能科技 ee jobs (salary & requirements)

博流智能科技 ee salary range: 30K - 50K, where 100% of positions earn ¥30-50K以上
博流智能科技 ee salary range: 30K-50K, the most positions earn 30-50K, based on 11 related positions in the past year, as of 2026-09-10
¥30-50K以上
100% of positions earn

Note: the average salary is analyzed based on job postings published by the company. We recommend reviewing it together with position type, education, region and experience.

博流智能科技 ee salary changes over the years

Note: the data depends on salary samples of online job postings in the corresponding years and does not fully represent the actual situation within the company. For reference only.

Education requirements: 硕士 is the most common

What education does 博流智能科技 require for ee positions? 硕士占比最多,占100%

Salary by education

博流智能科技 ee salaries by education: 硕士 ¥43.6K.

Experience requirements: 3-5年 is the most common

What experience does 博流智能科技 require for ee positions? 3-5年占比最多,占54.5%,5-10年占36.4%,不限占9.1%

Salary by experience

博流智能科技 ee salaries by experience: 3-5年 ¥40.0K, 5-10年 ¥50.0K.

博流智能科技 ee hiring regions: mainly 上海, 南京

In which cities does 博流智能科技 have offices for ee positions? The main distribution is as follows: 上海 accounts for 45.5%. Click this module to view the proportions of other cities, based on job postings in the past year. For reference only.

博流智能科技 ee hiring trends over the years

博流智能科技 ee changes in hiring volume over the years

What does 博流智能科技 ee do

Based on related job postings of 博流智能科技 in the past year
  • SOC 设计工程师(SOC Design Engineer)

    南京 | 5-10年 | 硕士以上 | 2026-05-22
    40-70k
    岗位职责:
    1.参与物联网(IoT)领域 SOC 芯片的架构设计与模块开发,从需求分析、Spec 定义到 RTL 实现的全流程开发工作
    2.基于芯片功能需求,进行系统架构规划或关键模块设计,包括总线互联、图像处理子系统等核心组件
    3.负责模块级或者系统级的 RTL 代码编写、评审及维护,确保设计符合功能和性能要求
    4.参与芯片前端设计流程,包括Lint检查、CDC 检查、逻辑综合、时序分析(STA)、形式验证(Formal)、等,协助解决设计中的时序和功能问题
    5.搭建模块级测试(UT)环境,制定验证计划并参与验证用例实施,确保设计功能正确性
    6.与 DFT 工程师协作,支持芯片可测试性设计实现,确保测试需求满足
    7.利用 FPGA 平台进行原型验证,参与逻辑综合、布局布线等流程,加速设计验证周期
    8.编写设计文档、测试报告等技术文档,推动设计规范化和标准化
    任职要求:
    1.电子工程、通信工程、计算机科学与技术等相关专业硕士及以上学历,5 年以上 SOC 芯片设计工作经验
    2.熟悉主流 CPU 指令集及架构,包括 ARM Cortex-M 系列、RISC-V 等,理解处理器核与外设的交互机制
    3.需精通以下任一技术方向:
    o方向一:深入理解 AMBA 总线协议(AXI/AXI-Lite/AHB/APB),熟悉总线功能组件(Bus Matrix、NoC、DMA、Bridge、Slice等)的设计原理;具备总线带宽分析、效率优化及架构规划能力,能根据芯片需求设计合理的总线互联架构
    o方向二:精通多媒体(图像和显示)相关技术,包括 ISP(图像信号处理器)、JPEG/H.264/H.265 编解码算法及硬件实现;熟悉 LCD 显示控制器、MIPI CSI/DSI 接口、GPU 工作原理及集成方法;熟悉多媒体系统中软硬件交互方法和流程
    4.熟悉芯片前端设计全流程,包括 Lint、CDC、SYN、STA、Formal等,能独立解决设计中的相关问题
    5.具备 DFT 基础知识,了解扫描链、边界扫描等可测试性设计方法,能配合 DFT 工程师完成测试点插入及验证
    6.具备较强的单元测试(UT)能力,能够独立搭建验证环境、规划验证用例、执行测试并分析代码覆盖率
    7.精通 Verilog 硬件描述语言,能基于 Spec 高效编写高质量、可综合的 RTL 代码
    8.熟悉至少一种脚本语言(Shell、Tcl、Perl 或 Python),能编写脚本提升设计效率
    9.熟悉 FPGA 开发工具及流程(如 Xilinx Vivado),具备利用 FPGA 进行原型验证的经验
    10.有物联网(IoT)领域 SOC 芯片设计经验者优先,具备低功耗设计经验者优先
    11.具备良好的沟通能力和团队协作精神,有较强的问题分析与解决能力,能承受一定的项目压力
    More
  • 射频IC设计工程师(RFIC Design Engineer)

    苏州-工业园区 | 3-5年 | 硕士以上 | 2026-01-11
    20-40k 򀀩

南京 ee salary

More
How much does 南京 ee pay? 15-20K is the most common