积海半导体 ip设计 jobs (salary & requirements)

积海半导体 ip设计 salary range: 50K - 50K, where 100% of positions earn ¥50K以上-50K以上
¥50K以上-50K以上
100% of positions earn

Note: the average salary is analyzed based on job postings published by the company. We recommend reviewing it together with position type, education, region and experience.

积海半导体 ip设计 salary changes over the years

Note: the data depends on salary samples of online job postings in the corresponding years and does not fully represent the actual situation within the company. For reference only.

Education requirements: 硕士 is the most common

What education does 积海半导体 require for ip设计 positions? 硕士占比最多,占100%

Salary by education

积海半导体 ip设计 salaries by education: 硕士 ¥50.0K.

Experience requirements: 5-10年 is the most common

What experience does 积海半导体 require for ip设计 positions? 5-10年占比最多,占100%

Salary by experience

积海半导体 ip设计 salaries by experience: 5-10年 ¥50.0K.

积海半导体 ip设计 hiring regions: mainly 杭州

In which cities does 积海半导体 have offices for ip设计 positions? The main distribution is as follows: 杭州 accounts for 100%. Click this module to view the proportions of other cities, based on job postings in the past year. For reference only.

积海半导体 ip设计 hiring trends over the years

积海半导体 ip设计 changes in hiring volume over the years

What does 积海半导体 ip设计 do

Based on related job postings of 积海半导体 in the past year
  • 模拟IP设计课长(J10167)

    杭州-钱塘区 | 5-10年 | 硕士以上 | 2025-12-27
    50-80k
    职责描述:
    1.根据产品需求和技术规范,主导高性能模拟电路模块的设计与优化,包括:锁相环(PLL):低抖动、宽频带PLL设计与稳定性分析;PVT传感器(Process/Voltage/Temperature Sensor):高精度工艺-电压-温度监测电路开发;AD/DA转换器:高速/高精度模数(ADC)与数模(DAC)转换器设计, 基准(Bandgap, BG):低温度系数、高PSRR基准源设计等设计。
    2.从需求分析、架构设计到流片、测试及量产支持,主导全生命周期技术决策与风险管控。制定设计规范,完成仿真验证、版图审查及后仿真分析,确保芯片良率与可靠性。
    3.与系统、数字设计、版图及测试团队紧密配合,解决系统级集成问题;优化工艺选择与器件建模,提升电路PPA。
    4.负责模拟电路课的管理,包括任务分配、进度跟踪、技术指导与团队能力建设。协调跨部门资源,推动项目高效落地,确保设计质量与交付周期。
    5.编写设计文档、测试报告,主导技术专利布局与行业前沿技术研究。
    任职要求:
    1.教育背景:微电子、电子工程、集成电路等相关专业硕士及以上学历。
    2.工作经验:
    a. 8年以上模拟电路设计经验,3年以上团队管理经验,有成功量产芯片案例。
    b. 熟悉通信、消费电子、汽车电子等领域模拟电路设计者优先。
    3.技术能力:
    a.精通PLL、PVT传感器、AD/DA、Bandgap等模块设计,掌握噪声分析、稳定性优化及低功耗设计方法。
    b.熟悉CMOS/BCD工艺,具备工艺角(Corner)与蒙特卡洛(Monte Carlo)仿真经验。
    c.熟悉版图,有28nm及以下工艺节点设计经验。
    d.熟练使用Cadence Virtuoso、Spectre、HSPICE、MATLAB等工具。
    4.项目管理能力:具备多项目并行管理经验,熟悉芯片开发流程与风险控制方法。
    5.软技能:
    a.优秀的跨部门沟通能力与团队领导力,能够激发团队成员潜力;
    b.英语熟练,可阅读技术文献并参与国际技术交流。
    6.加分项:
    a.发表过相关领域论文或持有模拟电路专利;
    b.有高速SerDes设计经验。
    More
  • 模拟IP设计课长(J10167)

    杭州-钱塘区 | 5-10年 | 硕士以上 | 2026-10-07
    50-80k 򀀩

杭州 ip设计 salary

More
How much does 杭州 ip设计 pay? 10-15K is the most common