asic design engineer岗位职责

Description:
1. Contribute to chip- block-level architecture specification.
2. Implement RTL in Verilog/System Verilog.
3. Perform RTL gate-level simulation/verification.
4. Drive synthesis timing closure.
Collaborate with cross-functional teams to deliver tape-out.

Qualifications:
1. Bachelor’s degree above in IC, microelectronics, optoelectronics, telecommunications, etc.
2. Solid digital-design fundamentals, fluent in Verilog/System Verilog.
3. Hands-on experience with EDA tools full IC design flow.
4. Proficient in Tcl/Shell/Perl/Python scripting.
5. Fast learner, able to solve problems independently, strong team player.
1. Excellent written spoken English.

职位职责：
1. 与架构团队紧密协作，负责微架构设计，根据功能需求编写微架构规范（Microarchitecture Spec）及相关技术文档。
2. 基于微架构定义，进行RTL代码设计、实现及模块集成；负责性能（Performance）、功耗（Power）、时序（Timing）与面积（Area）的分析与优化（PPA优化）。
3. 协同设计验证（DV）团队评估和完善验证计划；主导功能验证调试（Debug），并进行覆盖率分析以确保验证完备性。
4. 支持NPU IP的交付流程；协助后端设计流程迭代，并能根据后端报告（如时序、功耗、面积报告）进行前端设计分析与优化。
5. 参与芯片（Silicon）回片后的调试工作，定位并解决硬件问题。
任职要求：
6. 微电子学、计算机科学、电子工程或相关专业，硕士及以上学历。
7. 至少4年以上ASIC逻辑设计经验，具备扎实的PPA（性能/功耗/面积）优化实践经验。
8. 深入理解ASIC前端设计流程，熟练使用前端EDA工具，如Verdi, VCS, Spyglass等，具备扎实的RTL逻辑设计能力和编码功底，熟悉SystemVerilog硬件描述语言。
9. 具有CPU、GPU或NPU设计经验者优先，熟悉深度学习算法，了解其基本原理者优先。
10. 具备良好的思维逻辑、沟通表达能力、团队协作性，以及出色的抗压能力。

岗位职责：岗位职责：
1.设计先进CMOS技术和实现数字电路；
2.基本了解CMOS电路的工作原理；
3.开发和改进新的和现有电路解决方案；
4.了解仿真电路工作原理；
5.提出并接收技术反馈评论；
6.编写RTL设计文档，并与其他设计人员沟通；
7.支持应用（AE）和现场应用工程师（FAE）的工作；
8.了解系统级架构设计。
任职资格：任职要求
1.电子工程、微电子工程、计算机科学或相关专业的本科、硕士或博士毕业生；
2.熟悉ASIC/FPGA设计流程；
3.熟悉设计和验证语言(Verilog, System Verilog, SVA等)；
4.优先考虑具备脚本和自动化技能（如tcl, perl, makefile等）；
5.熟悉FPGA原型设计优先考虑；
6.熟悉混合信号设计优先考虑；
7.良好的英语书面和口头沟通能力；
8.良好的团队合作精神。
薪资福利：六险一金、带薪年假病假、定期体检、绩效奖金等