cpu设计工程师岗位职责

岗位职责：1.RISC-V CPU芯片core 微架构设计级开发（包括：微架构设计，RTL开发）2.实现服务器级CPU核内各个子模块的建模和RTL开发3.与公司内外其他软件、固件、验证、中后端团队紧密合作岗位要求：1.对CPU架构，微架构有一定的理解2.近期有CPU核的开发经验，例如：前端取指，译码，乱序调度，访存部件，Cache，MMU,中断，浮点部件等任意一个或多个有经验的优先3.对RISC-V，ARM指令级有开发经验的优先4.熟悉verilog/SystemVerilog硬件设计语言，有python/perl脚本语言经验优先；截止日期：2026年03月14日招聘人数：5人

任职要求：
1.计算机、电子、微电子等相关专业硕士及以上学历，2年以上相关工作经验。
2. 深入理解RISC-V体系结构。
3. 理解CPU微架构，包括但不限于：流水线、多发射、乱序执行、重命名、分支预测、指令预取、指令发射队列，访存模块等。完成过以上一个或多个模块设计。
优先项：
1.了解体系结构虚拟化设计，熟悉ARM VHE或RISC-V Hypervisor拓展，有相关工作经验者优先。
2.了解存储层次结构和访存子系统的工作原理，熟悉CMN总线，CHI协议，Cache微架构，熟悉访存一致性协议有相关工作经验者优先。
3.使用过Chisel语言，有Chisel开发处理器流程经验，熟悉香山微架构优先。
4.熟悉模拟器GEM5开发、调试和性能分析，有相关工作经验者优先。

任职要求：
1.计算机、电子、微电子等相关专业硕士及以上学历，2年以上相关工作经验。
2. 深入理解RISC-V体系结构。
3. 理解CPU微架构，包括但不限于：流水线、多发射、乱序执行、重命名、分支预测、指令预取、指令发射队列，访存模块等。完成过以上一个或多个模块设计。
优先项：
1.了解体系结构虚拟化设计，熟悉ARM VHE或RISC-V Hypervisor拓展，有相关工作经验者优先。
2.了解存储层次结构和访存子系统的工作原理，熟悉CMN总线，CHI协议，Cache微架构，熟悉访存一致性协议有相关工作经验者优先。
3.使用过Chisel语言，有Chisel开发处理器流程经验，熟悉香山微架构优先。
4.熟悉模拟器GEM5开发、调试和性能分析，有相关工作经验者优先。