1.岗位职责:
1)负责FPGA模块的系统设计、逻辑编码及集成工作,包括数字信号处理算法实现及接口协议开发;
2)完成FPGA时序优化、资源分配及性能提升,配合硬件团队完成板级调试;
3)使用Modelsim等工具进行功能仿真和时序验证,确保设计符合规范;
4)分析静态时序报告,解决跨时钟域等关键问题;
5)参与系统需求分解,撰写技术规范文档,跟踪需求实现进度;
6)编写测试方案、调试记录及维护手册等开发文档;
7)实现视频/图像处理算法(如缩放、降噪)及通信协议(如UART、I2C、LVDS;
8)支持高速接口(如DDR、HDMI)的移植与优化;
9)与软件、硬件团队协作完成系统联调,定位并解决开发中的问题;
10)协助进行团队技术平台建设。
2.任职条件:
1)电子、自动化、通信、自动化、计算机等相关专业硕士及以上学历;
2)具备2+年硬件研发工作经验者优先;
3)精通Verilog/VHDL语言,熟练使用Quartus、Vivado等开发工具;
4)熟悉数字电路设计流程,具备时序分析及逻辑仿真能力;
5)有信号处理、通信系统或视频处理项目经验者优先;
6)具备英文技术文档阅读能力,能独立调试并优化代码;
7)良好的沟通能力和团队协作意识;
8)优秀应届硕士生,熟悉电路基础知识,成绩优异,具有学生干部经历优先;
9)具有很强的学习和创新能力;
10)工作认真,具备较强的责任心和主人翁意识,以及良好的沟通和协调能力、团队合作精神。