高级dft工程师岗位职责

工作职责：
1. 熟悉基于Synopsys/Cadence 工具，对大规模芯片的DFT设计实现有丰富的项目经验；
2. 能够制定芯片的DFT(Design-For-Test)架构规划, 并负责MBIST, ATPG, boundary scan的实现；
3. 协助解决DFT pattern在量产测试过程中遇到的问题，*好具有一定的ATE调试经验；
任职资格：
1. 计算机/电子信息工程或相关领域本科/硕士及以上学历,3年或以上DFT领域工作经验
2. 熟悉DFT理论和方法，熟悉综合、STA等ASIC实现流程
3. 熟悉Cadences 等EDA工具使用
4. 熟悉脚本语言开发：Makefile/Tcl等

关于我们：RiVAI technology ltd (睿思芯科) RiVAI technology ltd (睿思芯科) 位于深圳，专注于为数据中心市场开发下一代高性能 RISC-V 微处理器。 • 创新前沿： 我们的创始人是 RISC-V 创始团队成员。我们拥有大量国际顶尖院校背景的工程师，致力于采用非传统设计方法突理器性能极限。
主要职责：
1.负责尖端系统级芯片（SoC）设计中DFT的架构方案设计，包括测试结构定义、SCAN、MBIST、JTAG、ATPG等测试电路的产生与数据交付；2.负责SDC时序约束文件产生；3.负责DFT测试的仿真验证，交付测试向量，诊断测试故障，提升测试良率；4.与设计、验证、综合、时序和后端团队协作，确保实现紧密集成；5.负责定义和提供具有竞争力的DFT方案，提高覆盖率、优化测试成本、降低测试功耗；6.支持硅后调试与验证工作，包括问题排查和解决。
岗位要求：
1. 微电子、电子工程、计算机或相关专业硕士毕业，8年以上工作经验；
2.熟悉DFT测试原理及工作流程，熟悉DFT时钟复位方案，掌握DFT设计技术（scan、ATPG、mbist、jtag等），参与过大型芯片的DFT设计优先；
3.掌握DFT相关仿真验证与分析技术，能够指导完成DFT时序收敛，有全芯片SDC验证收敛工作经验优先；
4.具有分析、追踪和解决覆盖率损失、ATE测试失效等问题的能力，有过支持ATE良率分析工作经验优先；
5. 熟悉Unix/Linux环境，掌握Perl/Tcl/Shell等编程语言，熟练使用主流DFT EDA工具，参与过DFT自动化流程和平台开发等工作优先；
6.具有较强的团队协作与沟通能力、较强的分析与解决问题的能力，较强的工作主动性。

岗位职责：
1. 负责项目的测试计划和结构定义，编写测试SPEC；
2. 负责DFT电路的实现和验证；
3. 配合物理设计工程师，完成DFT相关的STA/Power等方面的Signoff；
4. 配合测试工程师，协助完成ATE机台测试failure 诊断并提供解决方法；
任职要求：
1. 硕士及以上学历，微电子、计算机、自动化和电气工程相关专业；
2. 3年及以上DFT相关工作经验，熟悉DFT设计流程；
3. 精通测试pattern仿真、芯片测试、良率分析及debug；了解CP/FT测试流程；
4. 熟悉主流EDA工具；熟悉数字逻辑设计、综合、静态时序分析；
5. 掌握Shell/TCL/Perl/Python脚本语言；
6. 热爱技术，工作积极主动，严谨负责，具有良好的沟通能力及团队协作能力。