模拟设计工程师岗位职责

关键要求：电子工程硕士，1年以上模拟电路设计，擅长PLL，CDR，TIA，Laser Driver，Equalizer，SerDes等任一方向

Job Responsibilities:

1. Design, analyze, implement high-performance (＞10GHz) PLL, wireline amplifiers, CDR, SERDES, PLL, PAM4, TDCs, ToF, low-noise amplifiers, transmitters, power-amplifiers power-drivers, other basebcircuits like LDO, temp sensor, ADC, Filters, etc.
2. The design of high-frequency (multi-gigahertz) high-precision clocking analog circuits.
3. Use EDA tools (Cadence, Mentor) to run simulation function verification.
4. Guide layout engineer to optimize layout.
5. Chip debug testing individually with the team.
6. Other tasks assigned by line manager.

Qualifications:

1. MSEE in analog IC design with no less than 1 years experience. Exceptional fresh Master PHD is considered.
2. Experience in Cadence EDA tools.
3. Team player with good communication skills.
4. Experience with multi-gigahertz SERDES transmitter/receiver, TIA, PLL, CDR, LNA etc. is highly preferred.
5. Desired: Knowledge of advanced circuits such as PLLs, ADCs, DACs, LNAs, drivers, NF, S-parameters, BW extension, impedance matching.
6. Desired: Experience in RF circuit design, testing, post-silicon bring-up evaluation.

工作职责:
1. 全日制本科及以上学历，电子相关专业。
2. 8年及以上模拟电路设计验证经验。
3. 有22nm或以下工艺独立设计DDR3/4 PHY IO模拟部分电路设计经验，有成功量产和测试记录。
4. 能指导测试工程师使用先关仪器进行DDR PHY IO的测试。
任职资格:
1. 负责高速DDR PHY IO里模拟部分电路的设计，仿真。
2. 指导版图工程师绘制版图。
3. 指导测试工程师测试DDR PHY IO。
4. 负责提高团队人员对高速DDR PHY IO设计能力。

岗位描述
招聘人数：
2
人
年龄要求：不限
学历要求：无
岗位职责
岗位职责： 1、 负责PMU、PLL、DCDC、LDO、Serdes、USB、HDMI、MIPI、ADC/DAC等模拟电路设计与仿真； 2、 独立完成或指导版图设计与验证,确保版图设计符合电路设计要求； 3、 配合测试工程师完成芯片测试验证工作； 4、 文档撰写、专利申请等。 岗位要求： 1、 微电子、半导体、电子工程、通信等专业硕士及以上学历； 2、 熟悉PMU、PLL、ADC/DAC、MIPI、USB PHY、HDMI、Ethernet等其中任一电路设计，有实际项目经验者佳； 3、 熟练使用模拟IC相关EDA仿真工具； 4、 具有纳米CMOS工艺低功耗设计经验或对器件模型精通者优先考虑； 5、 熟悉接口IP的一致性测试； 6、 具备良好沟通能力和团队合作意识，文档编写能力。