芯片dft工程师岗位职责

岗位职责：
1）负责完整的 Block level DFT 方案：DFTinsertion-扫描链重组-测试向量生成-DFT
测试等 DFT 全流程；输出 DFT 设计文档。
2）协助后端工程师完成 test 模式的时序收敛；
3）协助测试工程师进行 ATE 测试，debug failure，提高芯片良率；
4）研究 MBIST 设计、JTAG 技术、OCC 技术；
5）提升 ATPG 测试覆盖率及测试效率；
6）跟进项目 DFT 测试，汇报进度。

任职要求：
1）本科及以上学历，微电子、集成电路、电子信息、计算机等专业优先；
2）经验不限，有1-3年工作经验优先；
3）熟悉数字电路基础；
4）掌握至少一种脚本语言：TCL、perl、python、shell、Makefile 等；
5）有以下一种 DFT 设计经验者优先：Scan Chain/MBIST/Boundary SCAN/OCC。

工作职责
1. 负责芯片后端测试方案设计，涵盖scan、MemoryBIST/BISR、JTAG、BoundaryScan等内容；
2. 开展DFT设计技术研究，持续优化芯片测试策略与实施流程；
3. 参与scan及MemoryBIST/BISR集成相关工具的自动化开发与自主化建设。

任职资格
1. 电子工程、微电子等相关专业本科及以上学历，需具备2年以上相关领域工作经验；
2. 熟练掌握各类DFT设计技术，包括JTAG、ATPG、Scan、MemoryBIST、faultmodel等；
3. 掌握形式验证方法，能够完成pre-DFT与post-DFT阶段的逻辑一致性比对；
4. 熟练使用tcl/tk或perl脚本语言，熟悉Linux/Unix环境下shell编程；
5. 具备必要的集成电路设计能力：如verilog/VHDL/RTL代码编写及VCS工具应用等；
6. 能够配合ATE测试工作，具有芯片批量生产测试经验者优先考虑；
7. 具备独立开展工作的能力与快速学习意识，拥有良好的团队协作、沟通表达及工作积极性。
【工作内容】1. 负责芯片后端测试方案设计，涵盖scan、MemoryBIST/BISR、JTAG、BoundaryScan等内容；2. 开展DFT设计技术研究，持续优化芯片测试策略与实施流程；3. 参与scan及MemoryBIST/BISR集成相关工具的自动化开发与自主化建设。
【基本条件】1. 电子工程、微电子等相关专业本科及以上学历，需具备2年以上相关领域工作经验；2. 熟练掌握各类DFT设计技术，包括JTAG、ATPG、Scan、MemoryBIST、faultmodel等；3. 掌握形式验证方法，能够完成pre-DFT与post-DFT阶段的逻辑一致性比对；4. 熟练使用tcl/tk或perl脚本语言，熟悉Linux/Unix环境下shell编程；5. 具备必要的集成电路设计能力：如verilog/VHDL/RTL代码编写及VCS工具应用等；6. 能够配合ATE测试工作，具有芯片批量生产测试经验者优先考虑；7. 具备独立开展工作的能力与快速学习意识，拥有良好的团队协作、沟通表达及工作积极性。

岗位职责
1. 负责RTL-to-Netlist流程及脚本开发与维护。包括lint/cdc, 综合，formal，STA，低功耗等
2. 熟悉时钟复位设计，数模接口要求，与前端设计合作制定SDC。指导前端给出合理约束，对SDC的正确性、完整性和层次一致性等进行质量把关
3. 与前端设计合作制定UPF并进行低功耗检查
4. 与后端紧密协同，通过timing report定位问题并给出解决方案
5. 部分DFT设计与ATPG生成仿真
任职要求
1. 微电子等相关专业硕士及以上学历；
2. 熟练掌握DC/PT/TMAX/FM/LEC等EDA软件；
3. 熟练掌握Verilog/Tcl/Shell/Python等语言；
4. 有高速接口IP中端设计经验尤佳；
5. 具有良好的沟通能力和团队合作能力