后端工程师岗位职责

岗位职责:
1、 负责建立及完善后端物理实现的开发流程。
2、 负责SOC芯片的物理实现，包括由门级网表到GDS，及相关的物理验证（DRC/LVS/ERC/Antenna/DFM等）。
3、 与设计及前端实现团队一起解决相关后端布局，CTS,STA，时序，布线拥塞，SI/PI等问题。
4、 精通TCL或perl脚本语言。
项目要求：
1、 硕士及以上学历；3年以上相关工作经验，至少一次SOC成功流片经验；
2、 具备较强的团队合作意识和沟通能力。

工作职责：
1、负责将RTL code转换为实际后端使用的netlist网表；
2、负责芯片从Netlist到GDS输出的后端设计工作；
3、P&R 流程，Floorplan， Place，cts，Route，时序分析与修正。
4、功耗分析，信号完整性分析，GDS输出与验证，DFM分析，寄生参数提取。

任职要求：
1、硕士及以上学历，电子工程，微电子，计算机，通信等相关专业；
2、熟悉逻辑综合、布局布线、物理验证、静态时序分析、功耗分析，DFM分析，寄生参数提取等物理设计流程。
3、具备低功耗电路后端设计、55nm及以下工艺流片经验优先：
4、熟悉DFT、STA等ASIC流程实现方法；
5、熟练使用UNIX/LINUX操作系统，具备较好的TCL/Shell脚本编程能力。
6、良好的团队精神，为人正直，工作态度端正，责任心强。
7、熟悉IC Compiler/Encounter/Calibre/等物理设计工具的使用。

岗位职责​​
1.主导公司所有数字电路后端设计全流程，包括综合（Synthesis）、静态时序分析（STA）、可测性设计（DFT）、布局布线（P&R）及物理验证（DRC/LVS）。
2.制定后端设计规范，优化时序收敛、功耗分析（IR/EM）、信号完整性（SI）等关键指标，确保芯片性能达标。
3.负责芯片级/IP级物理实现（从RTL到GDSII），主导TOP层floorplan规划、时钟树综合（CTS）及后端设计风险预判。​​
4.建立自动化设计流程，开发脚本工具（Tcl/Perl/Python）提升P&R效率，推动先进工艺设计方法学落地。​
5.解决先进工艺节点（如16nm及以下）的时序、功耗、面积（PPA）优化难题，主导设计规则检查（DRC）和流片问题复盘。
6.与芯片架构定义，从后端实现角度提出可制造性设计（DFM）建议。

任职要求​​
1.微电子/集成电路/电子工程专业本科及以上学历。
2.6年以上数字后端设计经验，至少1次FinFET工艺（7nm及以下）流片经验，完整主导过超大规模SOC芯片（如CPU/DDR模块）后端设计。
3.精通Cadence Innovus/Synopsys ICC2等P&R工具，熟练掌握PrimeTime、Tempus等STA签核工具。熟悉UPF低功耗设计流程及DFT插入（ATPG、MBIST）。
熟练使用Tcl/Perl/Python实现流程自动化，具备EDA工具二次开发经验者优先。
4.具备技术规划能力，能制定团队技术路线并推动落地。
5.抗压能力强，适应高强度项目周期（如大型SOC开发）。
6.熟悉异构集成技术，或者有车规级芯片或NPU/GPU后端设计经验者优先考虑