1. 主导芯片全流程DFT方案设计与落地,涵盖Scan、MBIST、Boundary
Scan(JTAG)、IJTAG等技术方案选型、架构规划及流程搭建。
2. 负责DFT相关RTL代码编写、集成与验证,完成Scan Chain合成、MBIST控制器配置、JTAG链路调试等核心工作。
3. 主导DFT物理实现协同,配合后端团队完成Scan Chain重排序、时钟平衡、测试点插入及物理约束优化,解决测试相关时序与面积冲突。
4. 负责测试向量生成、故障覆盖率分析与优化,推动ATE测试方案对接,提供测试向量转换、故障诊断支持,提升芯片量产测试效率。
5. 制定DFT设计规范与流程标准,主导跨团队技术协作(前端设计、验证、后端、测试),解决项目中复杂DFT技术难题。
职位要求:
1. 本科及以上学历,电子工程、微电子、计算机等相关专业,3年以上芯片DFT设计实战经验,主导过至少1款量产芯片DFT全流程开发。
2. 精通DFT核心技术:深入理解Scan(包括Compressed Scan、ATPG)、MBIST(SRAM/ROM测试)、JTAG/IJTAG协议,具备复杂SoC/CPU/GPU等芯片DFT架构设计能力。
3. 熟练使用DFT工具链:Synopsys DFT Compiler、Tessent Scan/MBIST、MentTestKompress等,能独立完成DFT综合、向量生成、覆盖率分析全流程操作。
4. 具备扎实的RTL设计与验证能力,熟练使用Verilog/VHDL语言,掌握UVM/SystemVerilog验证方法学,能独立编写DFT验证用例与测试脚本。
5. 熟悉芯片设计全流程,了解前端逻辑设计、后端物理实现、ATE测试流程,能有效解决DFT与设计、验证、量产测试的跨环节技术问题。